

博 士 (工 学) 白 鳥 悠 太

学 位 論 文 題 名

Study on Graph-based Reconfigurable Logic Circuits
Utilizing Compound Semiconductor Nanowire Networks

(化合物半導体ナノ細線ネットワークを利用した
再構成可能グラフ型論理回路に関する研究)

学 位 論 文 内 容 の 要 旨

半導体大規模集積回路 (LSI) は、この半世紀の間に驚異的な進化を遂げ、現在の ICT 技術の中核を担っている。今日までの LSI の高性能化においては、スケーリング則に基づく回路を構成する Si MOSFET の微細化が大きな役割を果たしてきた。今では素子寸法が数十ナノメートルオーダーとなり、微細化の物理限界が迫っている。今後の回路高性能化には微細化に頼らない手法が必要であり、そこでトランジスタのチャネル材料と構造見直しが始まっている。

GaAs を代表とする化合物半導体は、現在 LSI で使われているシリコンと比較して、高い移動度、飽和電子速度等、トランジスタ材料として優れた物性を有している。構造の観点では、ナノ細線が有望視されている。制御ゲートがチャネルを立体的に覆うことで、従来のプレーナー型トランジスタより高いゲート制御性をもつためである。以上の特長を合わせもつ化合物半導体ナノ細線は、将来の LSI トランジスタチャネル材料として期待されている。しかしながら、ナノ細線の形成・集積化のプロセスやデバイスの電流駆動能力等を考慮すると、従来のように CMOS 論理ゲートを用いこれを複雑にレイアウトし集積化する手法は今後困難であり、周期的なナノ細線集積構造の活用、シンプルな構成で高い機能を実現する新たな回路手法の開拓が望まれる。

このような背景のもと、本論文では化合物半導体ナノ細線集積化に適した回路アーキテクチャとして、二分決定グラフ (BDD) 論理に基づく再構成可能な論理回路を提案し、その動作実証を試みたものである。BDD はグラフを用いブール関数を可視的に表現する手法である。本研究で取り上げる BDD 論理回路は、論理グラフを物理ネットワークの有するトポロジーに合わせて変形、直接物理ネットワーク上に実装する。これによりナノ細線ネットワークを活かした回路を実現できる。グラフ論理はブール関数をコンパクトに表現する手法であるため、BDD 回路では素子数や面積を抑えつつ機能実装可能である。一方、これまでの BDD 論理回路を物理的に実現するためには、実装する論理関数に合わせて、適宜ナノ細線ネットワークの形状を物理的に切断するプロセスを要していた。本論文では、同期配列したナノ細線ネットワークを電気的に導通制御・状態保持することで、BDD 論理回路に再構成機能を付与する方法を新たに提案した。再構成可能 BDD 論理回路では、同一の物理ナノ細線ネットワークで多様な論理演算が可能であり、用途ごとに回路を作り変え

る必要性がなくなる。化合物半導体ナノ細線構造を有効に利用できる回路手法と考えられる。

本論文は 7 章で構成されている。以下に各章の要旨を示す。

第 1 章では、本研究の歴史的背景と目的を述べると共に、各章の概要を記した。

第 2 章では、本研究で用いている AlGaAs/GaAs ヘテロ構造を用いたナノ細線トランジスタの電子輸送特性について概説した。

第 3 章では、半導体ナノ細線ネットワークを利用した回路アーキテクチャとして、二分決定グラフ (BDD) 論理回路を取り上げ、BDD の概念、半導体ナノ細線ネットワーク 上への実装手法、ノードデバイス実装例、および本回路手法の特長について述べた。

第 4 章では、BDD 論理回路のノードデバイス応用を目的とした、ゲート制御量子細線トランジスタの少数電子スイッチング特性について述べている。1 次元チャネルを有するナノ細線トランジスタは、低温下においてコンダクタンス量子化を利用した少数電子スイッチングを行う量子細線トランジスタとして動作する。ナノ細線の構造サイズを精密に制御し、スイッチング特性と構造サイズの相関を系統的に評価した。プロセス最適化を行い、AlGaAs/GaAs ナノ細線幅 20nm の微細量子細線トランジスタの試作に成功した。ナノ細線幅の微細化により、100K での高温量子輸送、30K における 80% 以上の量子輸送再現性、理論極限近傍の急峻なスイッチングを実証した。量子輸送下でもスケーリング則が成り立つことを見出し、量子細線トランジスタの極限低消費電力化の見通しを得た。

第 5 章では、半導体ナノ細線ネットワークの電気的再構成に必要となる、プログラマブルスイッチの試作・評価について述べている。プログラマブルスイッチは、化合物半導体表面に形成される界面トランジスタを充放電することで、ナノ細線の導通状態を電気的に制御・保持する。AlGaAs/GaAs ヘテロ構造ナノ細線上にシリコン窒化膜、金属ゲートを設けた MIS 構造によりスイッチ機能の実現を試みた。制御ゲートに書き込み電圧を印加し界面トランジスタを充放電することで、室温でナノ細線の導通状態を電気的に制御・状態保持が可能なことを確認した。これにより、GaAs 系ナノ細線ネットワークの電気的な再構成が可能となった。また、書き込み時間・電圧と状態保持時間の相関を明らかにし、スイッチ特性の最適化および、設計指針を得た。

第 6 章では、半導体ナノ細線ネットワークを利用した二分決定グラフ論理に基づく再構成可能な論理回路についてについて述べている。再構成可能 BDD 論理回路は、ブール関数のシャノン展開に基づく冗長なナノ細線ネットワークを形成し、プログラマブルスイッチにより電気的ネットワーク再構成を行う。これにより、あらゆる論理関数を表現し演算できる。第 5 章で説明したプログラマブルナノスイッチ構造を AlGaAs/GaAs エッティングナノ細線ネットワーク 上に集積することで本回路手法を実現し、その動作実証を試みた。同一トポロジーの 2 種類の異なる形をもつナノ細線ネットワーク上へ回路を試作し、本回路手法が様々なナノ細線ネットワーク に適用できることを実験的に示した。適切な書き込み信号の印加により、試作した 2 入力再構成可能回路が動的再構成することを実証した。また、本回路が既存の再構成可能回路である CMOS ルックアップテーブルと比較して、少数のデバイスかつ省面積で実装できることを示し、本回路手法の優位性を明らかにした。

第 7 章では、本論文の結論を述べている。

学位論文審査の要旨

主 査 准教授 葛 西 誠 也
副 査 教 授 福 井 孝 志
副 査 教 授 雨 宮 好 仁
副 査 教 授 橋 詰 保

学位論文題名

Study on Graph-based Reconfigurable Logic Circuits Utilizing Compound Semiconductor Nanowire Networks

(化合物半導体ナノ細線ネットワークを利用した
再構成可能グラフ型論理回路に関する研究)

シリコン大規模集積回路 (LSI) の性能向上の要である微細化技術は、加工サイズが原子レベルまで到達し根本的な限界に至ろうとしている。さらに先端 LSI リソグラフィ技術においては光近接効果によりパターン設計自由度が著しく制限され、単純かつ周期的な素子レイアウトが必須となっている。以上の背景のもと、本論文は、二分決定グラフ (BDD) 論理に基づく再構成可能な論理回路を提案し、優れた電子輸送を有する化合物半導体ナノ細線を周期的に配列したネットワーク構造を用いて提案回路の実装を試みたものである。シャノン展開された論理関数を表現するグラフをトポロジカルに変形することでナノ細線ネットワーク上に物理的に表現し、ネットワークを電気的に導通制御・状態保持することで必要な関数に合わせ再構成化する。

本論文は 7 章で構成されている。以下に各章の要旨を示す。

第 1 章では、本研究の歴史的背景と目的を述べると共に、各章の概要を記している。

第 2 章では、AlGaAs/GaAs ヘテロ構造を用いたナノ細線トランジスタについて概説している。

第 3 章では、半導体ナノ細線ネットワークを利用した回路アーキテクチャとして、二分決定グラフ (BDD) 論理回路を取り上げ、BDD の概念、半導体ナノ細線ネットワーク上への実装手法、ノードデバイス実装例、および本回路手法の特長について述べている。

第 4 章では、BDD 回路要素デバイスへの応用を目的とした AlGaAs/GaAs 量子細線トランジスタの試作と動作特性について述べている。プロセス最適化によりナノ細線幅 20nm の微細量子細線トランジスタの試作に成功した。また、スイッチング特性と構造サイズの相関を明らかにした。さらに、微細化により 100K での量子輸送の観測、量子輸送再現性の向上、理論極限近傍の急峻なスイッチングを実証し、少数電子極限低消費電力化の見通しを得た。

第 5 章では、半導体ナノ細線ネットワークの電気的再構成に必要となる、プログラマブルスイッチの試作・評価について述べている。プログラマブルスイッチ機能を、AlGaAs/GaAs ヘテロ構造ナノ細線上にシリコン窒化膜ゲートを設けた MIS 構造により実現し、室温でナノ細線の導通状態を電気的に制御・状態保持が可能であることを確認した。また、書き込み時間・電圧と状態保持時間の相関を明らかにし、スイッチ特性の最適化および設計指針を得た。

第 6 章では、半導体ナノ細線ネットワークを利用した再構成可能な BDD 論理回路について述べている。本回路は、シャノン展開されたブール関数を、ノードデバイスとプログラマブルスイッチ

を集積し、ナノ細線ネットワーク上に直接的に実装する。AlGaAs/GaAs エッチングナノ細線ネットワーク上にこれらデバイスを集積した 2 入力回路を実現し、回路の動的再構成動作に成功した。さらに、異なるレイアウトからなる 2 種類のナノ細線ネットワークを用い回路を実現し、本回路手法が様々なナノ細線ネットワークに適用できることを示した。

第 7 章では、本論文の結論を述べている。

これを要するに、著者は化合物半導体ナノ細線ネットワークを利用した新しい再構成可能グラフ型論理回路の構成法の提案、要素デバイス技術の構築、およびネットワーク構造を用いた回路実装に成功し動作を実証したものであり、半導体工学の進歩に貢献するところ大なるものがある。よって著者は、北海道大学博士（工学）の学位を授与される資格あるものと認める。