

回路モデルによる電子波束の時間域解析に関する研究

学位論文内容の要旨

過去 30 年の間に、トランジスタは著しく小型化され、現在の LSI における最小線幅は $0.1 \mu\text{m}$ 程度の長さには達している。小型化によって、過去 30 年の間に DRAM 内の部品数は 100000 倍以上に増加し、MPU のクロック周波数は 1000 倍以上に増加した。現在 MPU の性能は 512M bit DRAM と 1GHz を越えるクロック周波数を実現している。今後、引続きチップの小型化、高集積化による LSI の性能の向上が期待されている。

一方で、半導体の線幅が電子の波長程度に達するとトンネル効果等の量子効果が生じることが指摘されている。半導体の内部で量子効果が生じるようなサイズでは、現在の半導体技術によるデバイス中の電子の制御が不可能になると考えられる。

このような現状から、トランジスタやフリップフロップといった従来の LSI の機能を、電子の波動性を動作原理として実現する新機能デバイスが提案されており、その実現に大きな期待が寄せられている。共鳴トンネルデバイス、干渉リングデバイス、スタブデバイス等に代表される電子波デバイスは、原子長のオーダーで構成される材料を組み合わせ、電子波の制御を行うことで、デバイスの機能を実現するものである。これらのデバイス特性の評価もしくはデバイスの設計を見通し良く行うにはデバイスの最も基本的な構成要素であるポテンシャル構造内における電子波の振舞いを把握することが重要である。

ポテンシャル構造中の電子波束の時間域解析は、ポテンシャル形状の設計、デバイスの動作速度の評価を目的として行われる。一般に、ポテンシャル構造中の電子波束の時間発展はブロッホ関数の包絡を記述する偏微分方程式の数値解法により求められる。

波動関数の時間発展を求める数値解法に一般に要求されることは、数値的に安定であること、空間的・時間的離散化の誤差が小さいこと、更に処理が高速に実現されることである。近年の LSI 技術の進歩により、処理の並列実現による高速処理が現実的なものになってきている。したがって、並列処理に適した数値解法が処理の高速化のために有利である。

定式化が比較的容易で、処理の並列化に適した差分法の陽解法は、数値的安定性の保証がないため、シミュレートする時間長に依存して、離散化の刻み幅を決定する必要がある、一般に長時間のシミュレーションには適さない。Crank-Nicolson 法は数値的安定性に優れているが、その求解は連立一次方程式を解く問題に帰着し、シストリックアレイによる並列処理に見られるような並列度にはほぼ比例した処理効率を得ることは困難である。

電磁界解析に良く用いられる Transmission Line Matrix (TLM) 法は、回路の動作を模

擬するウェーブデジタルフィルタによる解法と見なすことができる。TLM 法は、物理系の受動性を受け継ぐため数値的に安定であり、また、内部状態の時間更新が局所的な信号の通信によってなされるため、処理の並列化にも適している。しかしながら、TLM 法は伝送線路近似を基本としているために、等価回路表現されない系に TLM 法を適用することには困難がある。

本論文では、シュレディンガー方程式と 2 バンドモデルによって記述されるポテンシャル構造中の電子波の時間発展をシミュレートするデジタルフィルタを提案する。電子波を記述する方程式の等価回路表現を導き、これに基づいて、デジタルフィルタモデルを導出する。本等価回路表現では、波動関数の確率保存則が回路の無損失性に対応する。このため回路の無損失性を保持する本デジタルフィルタは、数値的安定性に優れている。また、本デジタルフィルタはデジタルラティスフィルタの構造を持つため、処理の並列実現に適している。

本論文は、全 7 章より構成される。以下では各章の概要を述べる。

第 1 章では本研究分野の背景と本研究の目的、本論文の構成を述べる。

第 2 章では、2 バンドモデルの等価回路モデルを導き、それに基づくことによってデジタルフィルタを導出する。導出されたデジタルフィルタは回路の無損失性を保持するため数値的安定性に優れている。また、本デジタルフィルタはデジタルラティスフィルタの構造を持つため、処理の並列実現に適している。導出されたデジタルフィルタにおいて、空間及び時間の離散化により生ずる誤差は、いずれも 2 次のオーダーであり、Crank-Nicolson 法における離散化誤差と同等のオーダーであることを示す。

第 3 章では、1 次元デジタルフィルタのマルチグリッド化について述べる。マルチグリッド化の手法は、シミュレーションの対象とする空間全体ではなく、特定の領域のみを細かく離散化することで、計算量及びメモリの節約を計るものである。

第 4 章では、1 次元デジタルフィルタにおける吸収境界処理の定式化を行う。シミュレーション領域の両端部において無反射条件を実現することによって、長時間に渡るシミュレーションを可能にする。

第 5 章では、1 次元シュレディンガー方程式の等価回路表現を導く。シュレディンガー方程式の厳密な等価回路に基づくデジタルフィルタはデジタルラティスフィルタとならないため、処理の並列化には適さない。本論文では、等価回路より導かれるデジタルフィルタがデジタルラティスフィルタになるように、シュレディンガー方程式を近似的に満足する等価回路表現を導出する。

6 章では、2 次元シュレディンガー方程式及び、一様磁場中の電子波を記述するシュレディンガー方程式の等価回路表現と、そのデジタルフィルタの導出を行う。

第 7 章では、本論文の結論と今後の課題を述べる。

学位論文審査の要旨

主 査 教 授 宮 永 喜 一

副 査 教 授 小 柴 正 則

副 査 教 授 小 川 恭 孝

学 位 論 文 題 名

回路モデルによる電子波束の時間域解析に関する研究

現在の LSI における最小線幅は $0.1 \mu\text{m}$ 程度の長さには達しており、小型化によって、過去 30 年の間に DRAM 内の部品数は 100000 倍以上に増加し、MPU のクロック周波数は 1000 倍以上に増加した。現在 MPU の性能は 512M bit DRAM と 1GHz を越えるクロック周波数を実現している。今後、引続きチップの小型化、高集積化による LSI の性能の向上が期待されている。

一方で、半導体の線幅が電子の波長程度に達するとトンネル効果等の量子効果が生じることが指摘されている。半導体の内部で量子効果が生じるようなサイズでは、現在の半導体技術によるデバイス中の電子の制御が不可能になると考えられる。

このような現状から、トランジスタやフリップフロップといった従来の LSI の機能を、電子の波動性を動作原理として実現する新機能デバイスが提案されており、その実現に大きな期待が寄せられている。共鳴トンネルデバイス、干渉リングデバイス、スタブデバイス等に代表される電子波デバイスは、原子長のオーダーで構成される材料を組み合わせ、電子波の制御を行うことで、デバイスの機能を実現するものである。これらのデバイス特性の評価もしくはデバイスの設計を見通し良く行うにはデバイスの最も基本的な構成要素であるポテンシャル構造内における電子波の振舞いを把握することが重要である。

ポテンシャル構造中の電子波束の時間域解析は、ポテンシャル形状の設計、デバイスの動作速度の評価を目的として行われる。一般に、ポテンシャル構造中の電子波束の時間発展はプロット関数の包絡を記述する偏微分方程式の数値解法により求められる。

波動関数の時間発展を求める数値解法に一般に要求されることは、数値的に安定であること、空間的・時間的離散化の誤差が小さいこと、更に処理が高速に実現されることである。近年の LSI 技術の進歩により、処理の並列実現による高速処理が現実的なものになってきている。したがって、並列処理に適した数値解法が処理の高速化のために有利である。

本論文では、シュレディンガー方程式と 2 バンドモデルによって記述されるポテン

シャル構造中の電子波の時間発展をシミュレートするデジタルフィルタを提案している。ここでは電子波を記述する方程式の等価回路表現を導き、これに基づいて、デジタルフィルタモデルを導出している。さらに、本解析法が数値的安定性に優れていることを示し、その処理は、並列実現に適していることも説明している。

以下に本論文の概要を示す。

第 1 章では本研究分野の背景と本研究の目的、本論文の構成を説明している。

第 2 章では、2 バンドモデルの等価回路モデルを導き、それに基づくことによってデジタルフィルタを導出している。導出されたデジタルフィルタは回路の無損失性を保持するため数値的安定性に優れており、さらに本フィルタがデジタルラティスフィルタの構造を持つため、処理の並列実現に適していることも示している。導出されたデジタルフィルタにおいて、空間及び時間の離散化により生ずる誤差は、いずれも 2 次のオーダーであり、Crank-Nicolson 法における離散化誤差と同等のオーダーであることを示した。

第 3 章では、1 次元デジタルフィルタのマルチグリッド化について述べている。マルチグリッド化の手法は、シミュレーションの対象とする空間全体ではなく、特定の領域のみを細かく離散化することで、計算量及びメモリの節約を計るものである。

第 4 章では、1 次元デジタルフィルタにおける吸収境界処理の定式化を行っている。シミュレーション領域の両端部において無反射条件を実現することによって、長時間に渡るシミュレーションを可能にしている。

第 5 章では、1 次元シュレディンガー方程式の等価回路表現を導いている。シュレディンガー方程式の厳密な等価回路に基づくデジタルフィルタはデジタルラティスフィルタとならないため、処理の並列化には適さない。本論文では、等価回路より導かれるデジタルフィルタがデジタルラティスフィルタになるように、シュレディンガー方程式を近似的に満足する等価回路表現を導出している。

第 6 章では、2 次元シュレディンガー方程式及び、一様磁場中の電子波を記述するシュレディンガー方程式の等価回路表現と、そのデジタルフィルタの導出を行っている。

第 7 章では、本論文の結論と今後の課題を述べている。

これを要するに、筆者は、電子の波動性を動作原理として実現する新機能デバイスについて、電子波束の時間域解析を新たに開発し、その解析法が、数値的に安定で、誤差が少なく、並列処理に向いていることを述べ、新機能デバイスの特性評価及び設計に関する有益な知見を得ており、光量子エレクトロニクスの分野に貢献するところ大なるものがある。

よって筆者は、北海道大学博士(工学)の学位を授与される資格あるものと認める。